課程名稱：集成電路設(shè)計基礎(chǔ)

參考書目

1. 李偉華，VLSI設(shè)計基礎(chǔ)(第三版)，北京：電子工業(yè)出版社，2013.6。

2. R· Jacob Baker，CMOS電路設(shè)計、布局與仿真(第三版)，北京 :人民郵電出版社，2014

3. 郝躍，微電子概論(第2版)，北京：電子工業(yè)出版社，2011.6。

復(fù)習(xí)的總體要求

本課程以硅集成電路為基礎(chǔ)，要求全面掌握有關(guān)集成電路設(shè)計的專業(yè)基礎(chǔ)知識，重點是集成電路設(shè)計概論、MOS器件原理與特性、CMOS邏輯部件、MOS集成電路制造工藝基礎(chǔ)、集成電路設(shè)計與工藝接口及版圖設(shè)計基礎(chǔ)、晶體管規(guī)則陣列設(shè)計、集成電路版圖設(shè)計、單元庫設(shè)計技術(shù)、常用微處理器單元、集成電路測試技術(shù)與可測試性技術(shù)、模擬單元與變換電路。

主要復(fù)習(xí)內(nèi)容

一、集成電路設(shè)計概論

集成電路發(fā)展歷程、分類、設(shè)計方法、主流制造技術(shù)、設(shè)計開發(fā)主流程、常用術(shù)語及概念。

二、MOS器件原理與特性

MOS場效應(yīng)晶體管的工作原理、電特性、模型和基本模型參數(shù)、MOS器件技術(shù)的發(fā)展與挑戰(zhàn)。

三、CMOS邏輯部件

CMOS倒相器設(shè)計方法、常見CMOS邏輯門的原理與設(shè)計方法。

四、MOS集成電路制造工藝基礎(chǔ)

集成電路工藝環(huán)境、集成電路基本加工工藝、CMOS基本工藝流程。

五、集成電路設(shè)計與工藝接口及版圖設(shè)計基礎(chǔ)

設(shè)計與工藝接口問題及工藝對設(shè)計的制約、版圖設(shè)計中電學(xué)設(shè)計規(guī)則與幾何設(shè)計規(guī)則的基礎(chǔ)、工藝檢查與監(jiān)控。

六、晶體管規(guī)則陣列設(shè)計

全NMOS結(jié)構(gòu)的ROM電路設(shè)計及版圖、MOS晶體管開關(guān)邏輯電路及應(yīng)用、PLA電路設(shè)計及應(yīng)用、門陣列電路和版圖設(shè)計。

七、單元庫設(shè)計技術(shù)

單元庫概念、常見標(biāo)準單元設(shè)計(反相器、輸入、輸出單元)。

八、常用微處理器單元

常用微處理器單元的電路圖及工作原理。

九、集成電路測試技術(shù)與可測試性技術(shù)

集成電路故障模型、測試矢量生成、可測試性技術(shù)概念。

十、模擬單元與變換電路

模擬集成電路基本單元、基本偏置電路、放大電路。